alibaba

达摩院-SOC芯片设计专家-Ethernet方向

1. 参与Ethernet子系统的方案制定 2. 负责Ethernet子系统内IP集成、自研逻辑开发 3. 负责Ethernet子系统SDC约束与预综合交付，协助中后端团队实现PPA优化 4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计 5. 与DV、原型验证团队协作, 负责Ethernet子系统的问题分析与定位 1. 电子、计算机等相关专业，本科及以上学历，6年以上SoC前端设计经验, 熟悉AMBA总线体系…

达摩院-高级指令集架构师-RISC V及生态

New APACSenior

参与玄铁高性能处理器的指令集与编程模型定义和演进，作为市场/产品需求与微架构、软件生态之间的技术枢纽；负责玄铁指令集与编程模型管理平台的建设，并代表玄铁参与RISC-V国际基金会相关规范标准工作。 1. 负责玄铁指令集扩展定义。接收市场、产品与研发的功能与性能诉求，与微架构、编译器、内核、计算库等团队协同，参与制定指令和寄存器编码、语义、异常行为等编程模型，输出正式规范文档并推动内部评审、落地与迭代。 2.…

C++

达摩院-SLT 测试专家/Lead-RISC V及生态

New APACLead

负责高性能CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成数据中心级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1.…

Linux

达摩院-封装专家-RISC V及生态

1、根据芯片产品需求，负责封装方案选型及结构设计，熟悉FCCSP/FCBGA/CoWoS/InFO等封装形式，评估封装方案可行性; 2、负责封装热管理、热机械应力、多场耦合、翘曲等仿真工作; 3、与前端/后端团队协作完成IP选型可行性分析/floorplan优化，与后端团队迭代优化bump排布，设计PINMAP排布符合系统/硬件需求，负责基板layout 设计工作;…

Ansys

达摩院-芯片封装专家-计算技术

● 负责SoC封装选型，评估封装的散热/成本/可靠性等指标。 ● 设计封装基板并进行电、磁、力等方面的仿真、评估。 ● 跟踪芯片测试进度、监督、改良芯片良率。 ● 电子、计算机等相关专业，本科及以上学历，5年及以上相关工作经验。 ● 深入了解常见芯片封装如FBGA、MCM、CoWoS。 ● 熟练使用芯片封装相关EDA工具。 ● 良好的团队协作精神。 ● 良好的沟通、协调能力。

达摩院-原型平台专家（cpu core）-RISC V及生态

1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队 2. 为Emulation/FPGA场景创建独立的测试冒烟用例。 3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。 4.…

FPGA PCIe SystemVerilog

达摩院-SOC时钟/复位/低功耗专家-RISC V及生态

参与SoC低功耗架构方案制定，负责SoC电源域划分和控制、动态调压调频等设计实现。参与全芯片时钟复位方案制定，负责时钟/复位相关IP交付。使用功耗分析工具进行功耗建模/仿真。熟悉UPF标准，具备复杂低功耗方案的UPF实现经验。协同物理设计工程师进行SoC功耗/电源评估和优化工作。电子、计算机等相关专业，本科及以上学历，3～8年SoC前端设计经验。扎实的RTL逻辑设计及编码能力，熟悉Verilog/System…

达摩院-SLT测试专家-RISC V及生态

负责CPU产品的SLT测试工作，负责验证测路制定、验证用例开发和量产过程中的问题定位。建立行业领先的SLT测试能力，确保量产CPU芯片在真实系统环境中达成服务器级别的功能、性能和可靠性标准。直接面对提升产品质量、达成SLA，降低产线不良率和线上宕机率的核心挑战，对芯片的最终质量承担关键责任。主要工作职责包括： 1. 制定并领导执行CPU芯片的SLT测试整体策略，制定详细的SLT测试计划，包括测试内容、测试条件、通过标准和测试流程…

Linux

达摩院-芯片SOC模型专家-RISC-V及生态

负责CPU芯片的系统建模工作，与架构师、RTL设计工程师和性能分析团队紧密合作，通过建模与仿真来探索设计空间、评估架构/微架构方案、识别性能瓶颈，并对未来的CPU架构做出关键的数据驱动决策。主要工作职责：（1）使用C/C++/SystemC/Python等语言，开发、维护和优化CPU芯片及子系统的性能模型。确保模型在功能和性能上与目标微架构设计保持一致，并具备足够的灵活性和可配置性。…

C++

达摩院-互联验证专家-RISC V及生态

1. 负责总线子模块验证、总线子系统验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责验证Signoff工作，保证总线系统的质量； 2. 参与SOC系统级的性能以及功耗分析； 1. 电子，通信或计算机本科及以上学历； 2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等; 3.…

达摩院-BES专家/工程师-RISC V及生态

1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作 2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定 3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证 4.负责综合netlist/sdc的quality的验证 5.Function eco的方案及完成 6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题…

Perl

达摩院-流程&质量体系管理专家-RISC V及生态

1. 构建和持续优化公司IPD流程体系和质量管理体系(含流程架构、流程文件、质量管理系统等) 2. 持续跟踪和分析IPD流程实施情况(包括IPD流程导入及落地评估、体系成熟度评估、符合性及有效性评估、项目执行改进等)，识别流程体系的瓶颈和改进点，提出有效的流程优化方案，并推动实施，提高流程适用性、效率和质量 3. 持续改进公司的质量管理体系，设计各类E2E过程及结果质量的数据度量统计模型，建立度量分析体系，根据分析结果进行持续改进…

ISO 27001

达摩院-Foundation IP 高级专家-计算技术

New APACSenior

Bash Perl Python Tcl Verilog

1. 负责基础工艺IP（Foundation IP）设计与交付，包括Standard Cell、SRAM、IO及其他数模混合 IP（如CML、LDO、PVT Sensor等） 2. 深入理解并解读Foundry PDK、工艺规则与特性，与工艺厂保持紧密技术协作，分析并解决与工艺波动、可靠性（EM/IR-drop/Aging 等）相关的设计挑战 3. 针对产品目标与工艺特性进行定制化电路设计，优化…

达摩院-SOC验证工程师-RISC V及生态

"1. 电子，通信或计算机本科及以上学历； 2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等； 3. 精通C/C++等面向对象语言以及Perl/Python等脚本语言； 4. 精通Synopsys或Cadence仿真和调试工具，熟练使用各类VIP； 5. 具备如下专业领域的一项或者多项的验证经验，优先考虑： a. Core（CPU, GPU, NPU, …) b. 高速接口(DDR,…

GPU PCIe

达摩院-高级芯片封装专家-计算技术

New APACSenior

● 从系统与产品层面，参与并牵引计算芯片的封装整体技术方向与方案选择，支撑计算芯片的性能、功耗与可靠性目标。 ● 站在全局视角评估不同封装技术路线（如异构集成技术、多芯片互联方案等）的技术可行性、风险与演进空间，为芯片项目提供关键封装决策依据 ● 针对高功耗密度场景下的封装散热与供电设计等关键挑战，主导或参与技术评估、方案取舍与路径规划 ●…

达摩院-质量运营专家-RISC V及生态

1. 负责CPU IP/芯片、解决方案等相关领域端到端质量管理工作，以客户需求为导向，制定E2E质量要求和质量计划，并确保实施符合要求； 2. 设计各类E2E过程及结果质量的数据度量统计模型，建立度量分析体系，负责质量数据的采集、治理、分析与应用，运用数据分析工具和方法，形成各类分析看板将数据转化为可操作的洞察，支持运营决策优化和管理效率提升； 3.…

达摩院-SOC总线验证专家-RISC V及生态

1. 负责Mesh总线在SOC级的系统验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责与mesh总线IP团队的沟通交流，例如，验证环境的复用及验证场景的拉通，验证覆盖场景的互补等等； d. 负责验证Signoff工作，保证mesh总线的验证质量； f.…

达摩院-COT后端工程师/专家-RISC V及生态

1. 全芯片Floorplan规划（Partiton/IO assignment)。 2. 子系统及模块的物理设计，包括物理综合,Floorplan,Place&Route, 优化PPA, 完成Timing/IR/EM/DRC/LVS/ERC收敛。 3. 完成芯片签核(Sign-Off)及交付。 4. 优化后端设计流程和方法。 5. 熟悉Full Chip IR/EM Sign-off 或 Full Chip PV…

Perl Python Tcl

达摩院-CPU验证专家-RISC V及生态